TUGAS PROYEK Sistem Embedded "Rangkaian pembangkit PWM sinusoida"

Percobaan pertama yaitu membuat ragkaian Pembangkit PWM Sinusoida. Rangkaian penunda yang akan dibuat pada prakikum ini digunakan untuk menunda pulsa tinggi dari keluaran rangkaian yang telah dibuat pada Praktikum VII. Konsep dasar kerja rangkaian yang akan dibentuk adalah dengan menunda rambatan tepi pulsa turun yaitu pulsa yang berubah dari 1 ke 0 lebih kecil dari tunda rambatan tepi pulsa naik sehingga pulsa tinggi yang merambat melalui rangkaian ini akan terpotong selebar perioda tunda tinggi dikurangi perioda pulsa rendah.

Gambar 11.a. Rangkaian Pembangkit PWM Sinusoida

Gambar 11.b. Proses Compiling

Selanjutnya rangkaian tersebut di-save dengan ekstensi *bdf. Kemudian buka file yang dengan ekstensi *bdf tersebut dan di-compile. Terdapat 4 proses pada compiling yang dilakukan yaitu Analysis and Sythesis, Filter, Asembler, dan Clasic Timing Analyzer.

Hasil Debugging :

Gambar 11.c. Hasil Compiling

Setelah proses debugging selesai maka akan terbuka jendela dengan ekstensi *scf. Pada jendela ini dimasukkan beberapa input dan output untuk membandingkan hasil yang didapatkan. Dapat  dilihat pada gambar diatas merupakan hasil setelah diberi input dan output.

Penunda pulsa terdiri dari dua bagian pokok yakni pencacah untuk tunda naik dan pencacah untuk tunda turun. Lebar atau lamanya tundaan akan sangat tergantung pada perioda clock dari pencacah dan pencacah yang digunakan. Bila diketahui clock pencacah adalah 16,257 MHz dan pencacah untuk penunda naik mempunyai keluaran 7 bit sedang keluaran pencacah penunda turun berjumlah 2 bit maka penunda tersebut akan menunda 27 cacahan dan 22 cacahan